REC 2021

Para os participantes que irão participar remotamente, as sessões serão transmitidas pelo Youtube. Cada sessão terá um link especifico. Assim, será mais fácil aceder ao canal SPeCS FEUP, onde serão feitas as transmissões. O que estiver a ser transmitido no momento, é sempre destacado no topo do canal, pelo que será fácil de encontrar.

Todas as sessões também serão indexadas na seguinte playlist: https://www.youtube.com/playlist?list=PLjpDtt0gWs2aQ8Sa9NbM5YUKwJwjKC23_.

Para colocar questões, poderão utilizar o chat do live stream.

Dia 5 de Julho 2021:

Dia 6 de Julho 2021:

Os custos de registo nas Jornadas estão indicados na tabela seguinte e incluem a participação em todas as sessões e workshop, os almoços dos dias 5 e 6, três coffee breaks e o acesso à versão digital das atas.

* O registo deverá ser acompanhado de documento que ateste a condição de estudante do ensino superior.
** Os estudantes que queiram assitir às sessões, remota ou presencialmente, devem registar-se (não têm direito ao almoço ou coffee breaks).

Para se registar como estudante que não vai apresentar trabalho, use este link: [REGISTO NÃO-AUTOR]

Para se registar como autor, por favor, preencha o formulário de inscrição, acompanhado do respectivo comprovativo da transferência bancária: [REGISTO AUTOR].

Na transferência mencionar REC2021 e o nome de participante.

DADOS DE PAGAMENTO
Titular da conta: INESC TEC
IBAN PT50 0018 2103 02729552020 11
BIC SWIFT TOTAPTPL

Building a System-on-Chip has been a privilege reserved only for large semiconductor companies who have the financial resources to design or license processor and peripheral IP cores and assemble them in an SoC. With the advent of the RISC-V architecture, this scenario has changed. SoC design is being democratized, and free design tools and IP cores are now available from the internet. However, creating an SoC is still a very challenging endeavour, and software frameworks that integrate all the software and hardware components needed can be of great help.

This workshop introduces IOb-SoC, a modular SoC framework for teaching, research and innovation. IOb-SoC can be customised to implement highly specialized SoC with varying degrees of complexity. Its hardware is described in (System-)Verilog and its applications are programmed in C/C++. IOb-SoC is hosted at Github, and the repository includes automation scripts to enable simulation, synthesis and place and route of both FPGA and IC, using both free and commercial tools. At the centre of IOb-SoC lies a RISC-V processor. The PicoRV32 RISC-V processor is provided by default, but IOb-SoC can use other processors. IOb-SoC is released in the public domain under the MIT permissive license. By providing the code publicly and at no charge, IOb-SoC can be used by teachers, researchers, and industrial innovators. The advantage of IOb-SoC is that of being straightforward to set up and quick to grasp. It is also modular and can be customised for applications in different contexts. IOb-SoC is supported in a few FPGA boards from different vendors and in an IC 130nm technology node; it can easily port to new boards or IC technologies.

In this workshop, we will start by simulating a RISC-V SoC running the "Hello World" program. Then we will create a custom SoC that incorporated an additional timer IP core. We will learn how to add hardware and software components to IOb-SoC to create a custom SoC. The system will be simulated using the Icarus Verilog simulator and, time permitting, will be implemented in FPGA.

Os trabalhos deverão ser elaborados utilizando o formato comum nas publicações do IEEE, com páginas em formato A4 a duas colunas:.

• - Template MS Word
• - Template LaTeX (Windows)
• - Template LaTeX (Unix)

Os trabalhos deverão ser submetidos através do sistema EasyChair disponível em: http://www.easychair.org/conferences/?conf=rec2021

Para tal é necessário possuir uma conta que poderá, caso necessite, criar na página de entrada do EasyChair.

Todos os trabalhos aceites e ideias propostas para discussão/debate deverão ser apresentados por um dos autores/proponentes, devendo a submissão da versão final dos trabalhos aceites para publicação ser acompanhada da inscrição de um dos autores.

A versão final deverá ser submetida, até 7 de Maio de 2021, através do EasyChair, usando a opção “Upload new version” como “proceedings author (Final)”.