[REC2021] XVII Jornadas sobre Sistemas Reconfiguráveis
5-6 Julho 2021
FEUP/INESCTEC, Porto.
Participação remota
Para os participantes que irão participar remotamente, as sessões serão transmitidas pelo Youtube. Cada sessão terá um link especifico. Assim, será mais fácil aceder ao canal SPeCS FEUP, onde serão feitas as transmissões. O que estiver a ser transmitido no momento, é sempre destacado no topo do canal, pelo que será fácil de encontrar.
Todas as sessões também serão indexadas na seguinte playlist: https://www.youtube.com/playlist?list=PLjpDtt0gWs2aQ8Sa9NbM5YUKwJwjKC23_.
Para colocar questões, poderão utilizar o chat do live stream.
Programa ( PDF )
Todas as sessões do evento irão decorrer na sala I-105 na FEUP, com exceção para o workshop que decorrerá na I221.
Para encontrar a localização das salas poderá consultar o guião ( PDF ). Alternativamente, poderá usar o Google Maps que suporta visualização interior da faculdade.
Dia 5 de Julho 2021:
Hora | Programa |
---|---|
10:30 | Workshop IOb-SoC - a RISC-V SoC for teaching, research and innovation (info) José Teixeira de Sousa I221 |
14:00 | Receção e registo |
14:30 | Sessão de abertura das Jornadas |
15:00 | Keynote FPGAs 101 para Engenheiros Informáticos Nuno Paulino |
16:00 | Sessão regular #1 João Bispo |
17:00 | Coffee Break |
17:30 |
Fórum
Uma FPGA... para quê?
Nuno Paulino
Scalable Digital Baseband Beamformer for Satellite Reception (PhD Thesis)
Helder Avelar
Runtime Management of Heterogeneous Compute Resources in Embedded Systems (MsC Thesis)
Luís Sousa
An Exploration of FPGAs as Accelerators for Graph Analysis via High-Level Synthesis (MsC Thesis)
Pedro Silva
Concealed Target Tracking using Enhanced Radar Techniques (PhD Thesis)
Luís Duarte
Hardware-Accelerated Library for Deep Neural Network Applications (MsC Thesis)
Luís Crespo
Tensor-Accelerated CPU for Deep Neural Network Applications (MsC Thesis)
Jorge Simões
|
18:30 | Fim do primeiro dia |
Dia 6 de Julho 2021:
Registo
Os custos de registo nas Jornadas estão indicados na tabela seguinte e incluem a participação em todas as sessões e workshop, os almoços dos dias 5 e 6, três coffee breaks e o acesso à versão digital das atas.
Até 30/jun | Após 30/jun | |
Normal/Short Keynote | 70€ | 100€ |
Autor estudante de Lic./Mest./Doutoramento* | 40€ | 55€ |
Estudantes do ensino superior que não apresentam trabalhos** | 0€ | 0€ |
* O registo deverá ser acompanhado de documento que ateste a
condição de estudante do ensino superior.
** Os estudantes
que queiram assitir às sessões, remota ou presencialmente, devem
registar-se (não têm direito ao almoço ou coffee breaks).
Para se registar como estudante que não vai apresentar trabalho, use este link: [REGISTO NÃO-AUTOR]
Para se registar como autor, por favor, preencha o formulário de
inscrição, acompanhado do respectivo comprovativo da transferência
bancária:
[REGISTO AUTOR].
Na transferência mencionar REC2021 e o nome de participante.
DADOS DE PAGAMENTO
Titular da conta: INESC TEC
IBAN PT50 0018 2103 02729552020 11
BIC SWIFT TOTAPTPL
Localização
Faculdade de Engenharia da Universidade do Porto (FEUP)
Workshop IOb-SoC
Building a System-on-Chip has been a privilege reserved only for large semiconductor companies who have the financial resources to design or license processor and peripheral IP cores and assemble them in an SoC. With the advent of the RISC-V architecture, this scenario has changed. SoC design is being democratized, and free design tools and IP cores are now available from the internet. However, creating an SoC is still a very challenging endeavour, and software frameworks that integrate all the software and hardware components needed can be of great help.
This workshop introduces IOb-SoC, a modular SoC framework for teaching, research and innovation. IOb-SoC can be customised to implement highly specialized SoC with varying degrees of complexity. Its hardware is described in (System-)Verilog and its applications are programmed in C/C++. IOb-SoC is hosted at Github, and the repository includes automation scripts to enable simulation, synthesis and place and route of both FPGA and IC, using both free and commercial tools. At the centre of IOb-SoC lies a RISC-V processor. The PicoRV32 RISC-V processor is provided by default, but IOb-SoC can use other processors. IOb-SoC is released in the public domain under the MIT permissive license. By providing the code publicly and at no charge, IOb-SoC can be used by teachers, researchers, and industrial innovators. The advantage of IOb-SoC is that of being straightforward to set up and quick to grasp. It is also modular and can be customised for applications in different contexts. IOb-SoC is supported in a few FPGA boards from different vendors and in an IC 130nm technology node; it can easily port to new boards or IC technologies.
In this workshop, we will start by simulating a RISC-V SoC running the "Hello World" program. Then we will create a custom SoC that incorporated an additional timer IP core. We will learn how to add hardware and software components to IOb-SoC to create a custom SoC. The system will be simulated using the Icarus Verilog simulator and, time permitting, will be implemented in FPGA.
Chamada de Trabalhos
As XVII Jornadas sobre Sistemas Reconfiguráveis (REC2021) têm como objetivo reunir a comunidade científica nacional com atividade e interesses em torno dos sistemas eletrónicos reconfiguráveis, com ênfase nos dispositivos digitais programáveis designados por FPGA (Field Programmable Gate Array).
Pretende-se para estas jornadas a apresentação de comunicações de vários tipos, sobre trabalhos consolidados ou em curso, a apresentação e debate de ideias e experiências em torno de trabalhos já desenvolvidos, trabalhos de mestrado concluídos, projetos de doutoramento em desenvolvimento, projetos em busca de parcerias, projetos nacionais/internacionais em curso ou a iniciar, experiências pedagógicas ligadas ao ensino dos sistemas reconfiguráveis, ou quaisquer outros temas com interesse para a comunidade. Assim, procura promover-se o conhecimento e o debate de ideias e de casos, potenciar a criação de possíveis colaborações futuras e facilitar a integração de novos membros no ambiente científico.
Os tópicos de interesse abrangem todos os aspetos ligados à concepção, projeto, implementação, teste, aplicações e ensino de sistemas (eletrónicos) reconfiguráveis, incluindo, mas não estando limitados a:
- – Síntese de Alto-Nível
- – Ferramentas de apoio ao desenvolvimento de hardware
- – Aplicações de processamento digital de sinal
- – Metodologias de projeto
- – Aplicações (científicas e industriais)
- – Prototipagem e emulação de hardware
- – Arquiteturas de sistemas e de dispositivos
- – Reconfiguração (parcial) dinâmica
- – Computação de alto desempenho
- – Sistemas embutidos
- – Co-projeto hardware/software
- – Teste e verificação
- – Estudo de casos
- – Tolerância a falhas
- – Utilização no ensino
Na parte formal das Jornadas, com revisão e publicação (opcional) nas atas, os tipos de comunicações incluem:
- – Artigos para sessões regulares: Artigo descrevendo trabalhos consolidados ou em progressão, nomeadamente de estudantes de mestrado ou doutoramento, ou desenvolvidos no âmbito de projetos em fase de conclusão ou finalizados (artigos longos até 8 páginas, ou curtos até 4 páginas).
- – Artigos para fórum: Resumo de trabalhos já realizados ou em curso (MSc, PhD) ou ferramentas, para apresentação numa sessão de discussão de trabalhos (até 2 páginas). Neste resumo os autores devem descrever o enquadramento do trabalho, os principais objetivos e resultados obtidos até ao momento.
Será perguntado aos autores dos trabalhos selecionados se querem que estes sejam publicados nas atas da conferência.
Na parte mais informal das Jornadas estamos a aceitar apresentações (Short Talks) de trabalhos recentemente publicados em conferências internacionais, sendo preciso enviar apenas o título do artigo, autores, abstract e referencia. Ao fazer a submissão no EasyChair, coloquem [ShortTalk] no início do título.
Todos os trabalhos deverão ser submetidos através do sistema EasyChair disponível em:
Submissão de Trabalhos
Os trabalhos deverão ser elaborados utilizando o formato comum nas publicações do IEEE, com páginas em formato A4 a duas colunas:.
Os trabalhos deverão ser submetidos através do sistema EasyChair disponível em: http://www.easychair.org/conferences/?conf=rec2021
Para tal é necessário possuir uma conta que poderá, caso necessite, criar na página de entrada do EasyChair.
Todos os trabalhos aceites e ideias propostas para discussão/debate deverão ser apresentados por um dos autores/proponentes, devendo a submissão da versão final dos trabalhos aceites para publicação ser acompanhada da inscrição de um dos autores.
A versão final deverá ser submetida, até 7 de Maio de 2021, através do EasyChair, usando a opção “Upload new version” como “proceedings author (Final)”.
Comissão Organizadora & Comités
Comissão Organizadora:
- João Bispo (INESC-TEC/FEUP)
- Mónica Figueiredo (Politécnico de Leiria)
Comissão Local:
- João Canas Ferreira (INESC-TEC/FEUP)
- José Carlos Alves (FEUP)
- Nuno Paulino (INESC-TEC/FEUP)
Comité Científico e de Programa:
- André Fidalgo (ISEP)
- Anikó Costa (UNL)
- Arnaldo Oliveira (UA/DETI)
- Carlos Ribeiro (IPL/Twevo)
- Carlos Souza (USP)
- Filipe Moutinho (FCT/UNL)
- Horácio Neto (INESC-ID/IST/UL)
- João Cardoso (FEUP)
- Jorge Lobo (UC)
- José Soares Augusto (FC/UNL)
- José Sousa (INESC-ID)
- Luis Alves (UA)
- Luis Gomes (FCT/UNL)
- Manuel Gericota (ISEP)
- Marco Gomes (UC)
- Mário Véstias (INESC-ID/ISEL/IPL)
- Morgado Dias (UMA)
- Nuno Roma (INESC-ID/IST/UL)
- Orlando Moreira (ST-Ericsson)
- Paulo Flores (INESC-ID/IST/UL)
- Pedro Diniz (INESC-ID)
- Ricardo Chaves (INESC-ID/IST)
- Rodolfo Gomes (Twevo)
- Rui Policarpo Duarte (INESC-ID/IST)
- Sandro Pinto (UM)
Contactos
Questões relacionadas com as Jornadas podem ser colocadas no Fórum.
Alternativamente, poderá contactar diretamente o João Bispo da comissão organizadora jbispo@fe.up.pt.