Introduction to Design for Test Techniques

	EEC5174 - 2005 / 06 Projecto para a Testabilidade
Nota: Este sítio tem por objectivo principal constituir um arquivo estático dos três tipos de informação referidos abaixo, que poderá ser gravado em CD para consulta em anos posteriores. O trabalho a realizar pelos alunos durante o semestre deve ter por base a disciplina correspondente disponibilizada através da plataforma MOODLE da FEUP (chave de inscrição: #ppt-jmf).

Ano lectivo: 2005 / 2006
Ano: 2.º - Semestre: 2.º - Escolaridade semanal: 3 HT e 1 HTP
Página no SiFEUP:

Portal de apoio ao estudo: MOODLE (chave: #ppt-jmf) e http://www.fe.up.pt/~jmf/ppt
Departamento que lecciona a disciplina: DEEC
Docente: José Manuel Martins Ferreira

Objectivos:
Esta disciplina complementa a formação dos alunos no domínio do projecto de sistemas digitais e mistos (analógicos e digitais), integrando conhecimentos de projecto e teste. São apresentadas as principais metodologias de teste e de projecto para a testabilidade, actualmente essenciais no projecto e produção de sistemas (micro)electrónicos, com relevo para as normas definidas pelo IEEE neste domínio (nomeadamente as normas 1149.1 e 1149.4) e para o teste de memórias (prevendo-se para esta última parte a colaboração da Infineon Technologies, Portugal, S.A.).

Programa:
- Conceitos básicos de teste
        . Modelação de faltas: o modelo ss@
        . Geração de vectores de teste para circuitos combinatórios
        . Testabilidade e geração de testes em circuitos sequenciais
        . Abordagens estruturadas ao projecto para a testabilidade
- A tecnologia de teste BST (IEEE 1149.1)
        . O desenvolvimento do BST e o seu domínio de aplicação
        . A arquitectura BS e o porto de acesso ao teste (TAP)
- O teste de cartas com BST
        . Detecção de defeitos estruturais (circuitos abertos, curto-circuitos)
        . Especificação do programa de teste
- Geração do programa de teste para uma carta com BST
        . A CCI de demonstração
        . A informação necessária à geração do programa de teste
        . Os vectores de teste
        . O programa de teste
- O teste misto (IEEE 1149.4)
        . Apresentação geral da norma IEEE 1149.4
        . Detecção de defeitos estruturais em cartas 1149.4
        . Detecção de defeitos paramétricos em cartas 1149.4
- O teste de ligações digitais AC (IEEE 1149.6)
        . Desafios introduzidos pelas ligações do tipo AC
        . Apresentação da norma IEEE 1149.6
        . Detecção de defeitos estruturais nas ligações AC
- O teste de memórias
        . Organização interna
        . Modelos de faltas
        . Algoritmos de teste
        . O teste de SDRAMs
        . Equipamentos de teste

Bibliografia principal:
Os elementos de estudo para apoio à disciplina de PPT baseiam-se essencialmente num conjunto de conteúdos HTML e PDF, que incluem textos de apoio, as transparências usadas nas aulas teóricas e documentação técnica adicional (e.g. folhas de características de componentes). Existem igualmente aplicações de apoio a trabalhos laboratoriais, quer de carácter público, quer disponíveis sob licença.

Bibliografia complementar:
Lista de títulos indicados no portal de apoio à disciplina.

Métodos de ensino:
A disciplina de PPT é leccionada na forma tradicional, com base num conjunto de apresentações teóricas, complementadas por sessões práticas que incluem trabalhos laboratoriais. Para além destas sessões de carácter teórico / prático, é privilegiada a ligação a casos concretos de estudo, incluindo o teste de memórias, parte na qual se prevê que possamos continuar a contar com a colaboração do departamento de teste da Infineon, no Mindelo. Independentemente do carácter tradicional das apresentações, todos os conteúdos estão disponíveis através da web, quer na forma do curso MOODLE que suporta a leccionação, quer através do portal estático que permite aos alunos realizar um arquivo electrónico da disciplina, do seu final.

Software:
JTAGer (aplicação do domínio público para o controlo de cadeias de teste IEEE 1149.1, desenvolvida no âmbito da disciplina) e pacote de teste da JTAG Technologies.

Componentes da avaliação:
Trabalho integrador e nota do exame final. Os alunos que optem apenas pelo exame final ficam no entanto dispensados de realizar o trabalho integrador.

Obtenção de frequência:
Presença nas aulas de acordo com o estipulado nas Normas Gerais de Avaliação (neste ano lectivo esse limite corresponde à presença em, pelo menos, 9 aulas) e obtenção de pelo menos 6 valores (em 20) na avaliação distribuída.

Cálculo da Classificação Final:
40% para o trabalho integrador (no caso dos alunos que o pretendam realizar) e 60% para o exame final.